不用CoWoS也能上HBM！JEDEC发布SPHBM4新标准：内存迎来下调空间
SPHBM4用标准有机基板替代昂贵的不用标准硅中介层，
也迎下也迎下传统HBM4必须通过昂贵的上内存硅中介层与计算芯片连接，新标准将信号传输速率提升四倍，发布而SPHBM4可以直接安装在成本更低的调空标准有机基板上，但配以标准封装形态和一条更快的不用标准窄位宽512-bit接口。单片密度24Gb或32Gb，也迎下减少幅度达75%。上内存
该标准的发布核心思路是继续采用HBM4级别的DRAM裸片堆叠，在国内供应链中仍是调空稀缺资源。这种介于标准DRAM和顶级HBM之间的不用标准技术恰好符合厂商的需求。并依赖台积电CoWoS等先进封装工艺。也迎下而SPHBM4将其大幅削减至512个，上内存
传统HBM4接口拥有2048个数据信号引脚，发布
为弥补引脚减少带来的调空带宽损失，SPHBM4对国内本土AI芯片产业具有特殊意义。国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4，目标直指AI算力芯片中最烧钱的一环，
SPHBM4最大的变革在于封装方式。在46GT/s接口下，
容量方面可选用4至16层DRAM堆叠，
SPHBM4规范支持的传输速率范围约在22.4GT/s至46.0GT/s之间。
需要注意的是，传统HBM路线依赖的CoWoS级先进封装产能和硅中介层技术，大幅降低了封装门槛。
值得一提的是，每引脚速率从约11Gbps提高到约44Gbps。最大配置可达64GB单堆栈。SPHBM4不是来取代HBM4的，即HBM居高不下的封装成本。理论峰值带宽约2.944TB/s。彻底摆脱对硅中介层和先进封装产能的依赖。标准披露后，而是在先进封装产能与成本双重承压下给行业多一个选择。国内半导体厂商表现出极高兴趣， 7月9日消息，编号JESD330-4。
